最先进的计算机处理器制造商正处于十年来设备架构的第一次重大变革——从finFET到纳米片的转变。再过 10 年应该会带来另一个根本性的变化，纳米片器件相互堆叠形成互补的 FET (CFET)，能够将某些电路的尺寸减半。但专家表示，后一举措可能是一项艰巨的任务。一个称为forksheet的中间晶体管可能会在不做太多工作的情况下缩小电路。
Imec逻辑技术副总裁Julien Ryckaert说，forksheet 的想法来自探索纳米片架构的极限。纳米片的主要特征是其水平堆叠的硅带被其电流控制栅极包围。尽管纳米片最近才投入生产，但专家们早在几年前就已经在寻找它们的极限。他说，Imec 的任务是弄清楚“nanosheet 将在什么时候开始变质”。
Ryckaert 的团队发现，缩小基于纳米片的逻辑的主要限制之一是保持构成 CMOS 逻辑的两种晶体管之间的分离。这两种类型（NMOS 和 PMOS）必须保持一定的距离，以限制降低设备性能和功耗的电容。“forksheet 是打破这种限制的一种方式，”Ryckaert 说。
forksheet 方案不是单独的纳米片设备，而是将它们成对地构建在介电壁的两侧。（不，它真的不太像叉子。）Imec 的 CMOS 技术总监Naoto Horiguchi说，这堵墙允许设备更靠近地放置在一起而不会引起电容问题。他说，设计人员可以使用额外的空间来缩小逻辑单元，或者他们可以使用额外的空间来构建具有更宽板的晶体管，从而获得更好的性能。
前沿晶体管已经从鳍式场效应晶体管 (FinFET) 架构过渡到纳米片。最终目标是在 CFET 配置中将两个设备堆叠在一起。分叉表可能是这个过程中的一个中间步骤。
“CFET 可能是最终的 CMOS 架构，”Horiguchi 谈到 Imec 预计将在 2032 年左右达到生产就绪状态时说。但他补充说，CFET“集成非常复杂。” 他说，Forksheet 重复使用了大部分纳米片生产步骤，这可能会使它变得更容易。Imec 预测它可能会在 2028 年左右准备就绪。
然而，仍有许多障碍需要跨越。“这比最初想象的要复杂，”Horiguchi 说。从制造的角度来看，介质壁有点让人头疼。高级 CMOS 中使用了多种类型的电介质，并且涉及将其蚀刻掉的几个步骤。制作叉纸意味着在不意外攻击墙壁的情况下蚀刻其他叉纸。Horiguchi 说，哪种类型的晶体管应该放在墙的两侧仍然是一个悬而未决的问题。最初的想法是将 PMOS 放在一侧，将 NMOS 放在另一侧，但将相同类型放在两侧可能会有优势。
